设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE Std 1364™-2005（Verilog最新标准）

1 ... 9 10 11 121314 15 16 17 ... 18 / 18 页下一页

返回列表发新帖

楼主: ahii

IEEE Std 1364™-2005（Verilog最新标准）

发表于 2015-12-3 10:50:15 | 显示全部楼层

谢谢啊，可以下下来，看看先

回复支持反对

发表于 2015-12-3 20:26:02 | 显示全部楼层

学习学习，好东西

回复支持反对

发表于 2016-1-5 10:52:19 | 显示全部楼层

2005 1364

回复支持反对

发表于 2016-1-7 21:22:29 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2016-3-1 16:24:23 | 显示全部楼层

ganxxx dafjkadgja

回复支持反对

发表于 2016-3-14 17:04:13 | 显示全部楼层

thanks best regards

回复支持反对

发表于 2016-3-25 00:04:24 | 显示全部楼层

upupupup

回复支持反对

发表于 2016-6-13 19:39:53 | 显示全部楼层

感谢分享

回复支持反对

发表于 2016-7-21 11:42:21 | 显示全部楼层

谢谢楼主的分享

回复支持反对

发表于 2016-7-22 15:35:46 | 显示全部楼层

值得看看新的标准。要跟上时代步伐！谢谢··

回复支持反对

1 ... 9 10 11 121314 15 16 17 ... 18 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 04:31 , Processed in 0.155968 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表