设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 大量Verilog HDL教程集合

123 4 5 6 7 8 9 10 ... 17 / 17 页下一页

返回列表发新帖

楼主: coland

大量Verilog HDL教程集合

发表于 2008-7-7 13:23:59 | 显示全部楼层

收藏下

回复支持反对

发表于 2008-7-7 15:45:21 | 显示全部楼层

很多好东西不错

回复支持反对

发表于 2008-7-8 16:33:13 | 显示全部楼层

嘎嘎的

回复支持反对

发表于 2008-7-9 00:53:51 | 显示全部楼层

内容有说明，就是好，按需下，还节约带宽，希望大家都这样做。

回复支持反对

发表于 2008-7-13 23:19:17 | 显示全部楼层

有重复的东西

回复支持反对

发表于 2008-7-14 22:33:45 | 显示全部楼层

haodongxi

回复支持反对

发表于 2008-7-15 12:29:42 | 显示全部楼层

谢谢楼主分享……

可惜钱不多下不了那么多东西，怎么赚钱啊？

回复支持反对

发表于 2008-7-29 16:05:20 | 显示全部楼层

thanks !!

回复支持反对

发表于 2008-7-29 23:14:12 | 显示全部楼层

good good

回复支持反对

发表于 2008-7-29 23:15:02 | 显示全部楼层

very good

回复支持反对

123 4 5 6 7 8 9 10 ... 17 / 17 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 04:50 , Processed in 0.092357 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表