设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 大量Verilog HDL教程集合

1 ... 45 46 47 484950 51 52 53 ... 162 / 162 页下一页

返回列表发新帖

楼主: coland

大量Verilog HDL教程集合

发表于 2009-3-3 15:42:17 | 显示全部楼层

好东西啊！！！！！！！！！！！

回复支持反对

发表于 2009-3-3 15:43:32 | 显示全部楼层

非常感谢！！！！！！！！！！！！！

回复支持反对

发表于 2009-3-4 15:37:22 | 显示全部楼层

好东东。

回复支持反对

发表于 2009-3-10 10:22:47 | 显示全部楼层

下的手都酸了，谢谢LZ

回复支持反对

发表于 2009-3-10 14:07:40 | 显示全部楼层

好东西

ee可惜我不够钱啊

回复支持反对

发表于 2009-3-10 14:15:48 | 显示全部楼层

适当通风gs身体

是通过何必呢呵呵

回复支持反对

发表于 2009-3-10 14:19:36 | 显示全部楼层

双方各是个后盖

二个是个规划供货商帝国时代好

回复支持反对

发表于 2009-3-12 01:41:15 | 显示全部楼层

好多好书

好多好书啊,我就是搜这些书,才知道这个网站的

回复支持反对

发表于 2009-3-12 01:45:28 | 显示全部楼层

个人认为

个人认为,编写逻辑代码,很多时候实现了一个小功能就让人很有成就感,就像芯片就是这么做出来的!

回复支持反对

发表于 2009-3-12 01:46:57 | 显示全部楼层

出来匝到

出来咋到.请大家多关照,多讲讲做逻辑的心得体会.

回复支持反对

1 ... 45 46 47 484950 51 52 53 ... 162 / 162 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 17:42 , Processed in 0.115287 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表