设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 专门介绍时钟分频的文章：Clock Dividers Made Easy ...

1 ... 12 13 14 15 161718 19 20 / 20 页下一页

返回列表发新帖

楼主: coland

专门介绍时钟分频的文章：Clock Dividers Made Easy

发表于 2010-7-29 21:33:08 | 显示全部楼层

goood

回复支持反对

发表于 2010-7-30 12:21:06 | 显示全部楼层

1# coland

好东西

回复支持反对

发表于 2010-7-31 07:46:42 | 显示全部楼层

take a look

回复支持反对

发表于 2010-7-31 09:33:04 | 显示全部楼层

下載看看

回复支持反对

发表于 2010-7-31 18:18:43 | 显示全部楼层

这个讲什么东西哦？

回复支持反对

发表于 2010-7-31 18:27:21 | 显示全部楼层

看了内容介绍就知道是个好东西，顶。。。。

回复支持反对

发表于 2011-1-7 21:21:21 | 显示全部楼层

正在学习verilog 谢谢lz分享

回复支持反对

发表于 2011-1-20 15:29:30 | 显示全部楼层

回复 1# coland

thanks。。。。

回复支持反对

发表于 2011-1-20 15:57:01 | 显示全部楼层

thanks, thanks and thanks.

回复支持反对

发表于 2011-1-20 17:05:37 | 显示全部楼层

謝分享~

回复支持反对

1 ... 12 13 14 15 161718 19 20 / 20 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-6 04:43 , Processed in 0.043683 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表