设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 在cadence ADE中做数字(verilog)和模拟模块(spice)的混 ...

1 2 345 6 7 8 9 10 ... 18 / 18 页下一页

返回列表发新帖

楼主: opteronfx

在cadence ADE中做数字(verilog)和模拟模块(spice)的混合仿真tutorial

发表于 2008-12-14 19:04:35 | 显示全部楼层

看一看!!!!!!!!!!!

回复支持反对

发表于 2008-12-17 20:46:44 | 显示全部楼层

xiexie

xieixe

回复支持反对

发表于 2008-12-28 05:09:30 | 显示全部楼层

在cadence ADE中做数字(verilog)和模拟模块(spice)的混合仿真tutorial » 发表回复

回复支持反对

发表于 2008-12-30 18:41:46 | 显示全部楼层

多谢分享

回复支持反对

发表于 2009-1-1 09:36:49 | 显示全部楼层

回复支持反对

发表于 2009-1-16 15:22:24 | 显示全部楼层

Thanks

回复支持反对

发表于 2009-1-16 16:03:32 | 显示全部楼层

hao,xiexie l

回复支持反对

发表于 2009-1-17 09:21:19 | 显示全部楼层

thanks

回复支持反对

发表于 2009-1-17 15:10:01 | 显示全部楼层

好东西啊!

回复支持反对

发表于 2009-1-17 23:19:23 | 显示全部楼层

不错，想必今后能用到。

回复支持反对

1 2 345 6 7 8 9 10 ... 18 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 08:06 , Processed in 0.126565 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表