设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog 代码设计和优化

12 3 / 3 页下一页

返回列表发新帖

查看: 8004|回复: 23

verilog 代码设计和优化

发表于 2008-4-30 19:12:46 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

如题

RTL_Coding_and_Optimization.pdf (113.05 KB , 下载次数: 169 )

相关帖子

回复

发表于 2008-5-1 00:21:01 | 显示全部楼层

Thanks a lot!

回复支持反对

发表于 2008-5-5 16:49:08 | 显示全部楼层

shuaidaile xiexie

回复支持反对

发表于 2008-5-11 15:03:50 | 显示全部楼层

kankan

回复支持反对

发表于 2008-5-12 21:42:52 | 显示全部楼层

顶顶顶顶顶顶顶顶顶顶顶的

顶顶顶顶顶顶顶顶顶顶顶顶顶的

回复支持反对

发表于 2008-11-5 21:13:56 | 显示全部楼层

谢谢,刚好有用

谢谢,刚好有用

回复支持反对

发表于 2009-1-13 10:47:40 | 显示全部楼层

:lol

回复支持反对

发表于 2009-1-13 21:00:27 | 显示全部楼层

ee

顶一下

回复支持反对

发表于 2009-1-15 16:02:45 | 显示全部楼层

回复支持反对

发表于 2009-2-27 10:42:53 | 显示全部楼层

登录/注册后可看大图

登录/注册后可看大图

登录/注册后可看大图

登录/注册后可看大图

回复支持反对

12 3 / 3 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 03:37 , Processed in 0.186347 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表