设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog: Frequently Asked Questions: Language, Appli ...

1 23 / 3 页

返回列表发新帖

楼主: glenchan

Verilog: Frequently Asked Questions: Language, Applications and Extensions

发表于 2015-6-13 04:46:54 | 显示全部楼层

感谢楼主上传资料. 但是同样的资料为何要上传三次，还标明123？

回复支持反对

发表于 2017-6-11 01:56:14 | 显示全部楼层

dfdaf

回复支持反对

发表于 2018-3-2 16:59:29 | 显示全部楼层

Thanks

回复支持反对

发表于 2018-7-12 15:23:49 | 显示全部楼层

关于verilog的伟大文档，对设计师来说是一个很好的期望

回复支持反对

发表于 2018-7-12 16:39:52 | 显示全部楼层

thnx!

回复支持反对

发表于 2020-4-22 18:52:54 | 显示全部楼层

Verilog: Frequently Asked Questions Language,Applications

and Extensions

回复支持反对

发表于 2020-4-26 18:10:22 | 显示全部楼层

thanks very much

回复支持反对

1 23 / 3 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 15:48 , Processed in 0.132505 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表