设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...
1 ...343536373839404142... 87下一页
返回列表 发新帖
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
op678
发表于 2009-4-30 09:59:02 | 显示全部楼层
paper不错
回复 支持 反对

使用道具 举报

发表于 2009-4-30 11:02:13 | 显示全部楼层
多谢！！！！！！！！
回复 支持 反对

使用道具 举报

发表于 2009-4-30 11:04:02 | 显示全部楼层
:victory:
回复 支持 反对

使用道具 举报

ufoosu
发表于 2009-4-30 12:19:42 | 显示全部楼层
谢谢楼主
回复 支持 反对

使用道具 举报

发表于 2009-4-30 13:08:55 | 显示全部楼层
good guy
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-5-7 15:52:17 | 显示全部楼层
是不错,下次再来
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-5-7 22:39:13 | 显示全部楼层
好东西啊
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-5-8 09:54:54 | 显示全部楼层
好东西，下载了
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-5-8 12:18:35 | 显示全部楼层
好资料！谢谢楼主！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

qnhgpsj
发表于 2009-5-10 14:43:39 | 显示全部楼层
下来看看！
回复 支持 反对

使用道具 举报

下一页 »
1 ...343536373839404142... 87下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-30 09:48 , Processed in 0.093661 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表