设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...
1 ...222324252627282930... 88下一页
返回列表 发新帖
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2009-1-12 17:11:11 | 显示全部楼层
好东西,可惜没钱了.
回复 支持 反对

使用道具 举报

simbarq
发表于 2009-1-15 16:27:16 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

simbarq
发表于 2009-1-15 16:29:59 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-1-16 12:11:10 | 显示全部楼层
thanks & great
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-1-16 12:16:01 | 显示全部楼层
xiexie
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-1-16 12:18:13 | 显示全部楼层
thanks & great
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-1-16 12:19:59 | 显示全部楼层
thanks & great
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-1-17 12:09:54 | 显示全部楼层
除了感谢你 我还能说什么呢 谢谢 很受用 感觉用verilog做IC的稍微多点吧
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-1-19 00:02:36 | 显示全部楼层
kankan
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-1-19 00:05:38 | 显示全部楼层
kankan
回复 支持 反对

使用道具 举报

下一页 »
1 ...222324252627282930... 88下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-29 01:12 , Processed in 0.173101 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表