在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2008-9-3 22:08:27 | 显示全部楼层
学习学习啊
头像被屏蔽
发表于 2008-9-3 22:43:46 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-9-5 16:04:44 | 显示全部楼层
支持一下!
发表于 2008-9-8 12:52:42 | 显示全部楼层
最近剛好在研究 DDR, Thanks !!
发表于 2008-9-9 20:17:47 | 显示全部楼层
先顶,再收藏
发表于 2008-9-9 20:23:06 | 显示全部楼层
真不错
发表于 2008-9-10 11:10:11 | 显示全部楼层
等等等地地道道地地道道地地道道
发表于 2008-9-10 11:11:48 | 显示全部楼层
哈哈哈哈哈哈哈哈哈哈哈
发表于 2008-9-11 13:20:56 | 显示全部楼层
感谢楼主的好资料啊
发表于 2008-9-11 13:22:21 | 显示全部楼层
感谢楼主的好资料啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 00:17 , Processed in 0.127655 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表