设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL 综合实用教程.rar

1 ... 18 19 20 21 22 232425 26 / 26 页下一页

返回列表发新帖

楼主: lehaha

Verilog HDL 综合实用教程.rar

发表于 2010-9-30 21:30:13 | 显示全部楼层

赚点钱，下载timing designer

回复支持反对

发表于 2010-10-1 10:44:23 | 显示全部楼层

回复支持反对

发表于 2010-10-4 15:47:42 | 显示全部楼层

thxxxxx

回复支持反对

发表于 2010-10-4 16:48:58 | 显示全部楼层

不知道这个讲的是综合的原理吗？反正谢谢了，下下来看看

回复支持反对

发表于 2010-10-15 09:15:50 | 显示全部楼层

回复 1# lehaha

好东西

回复支持反对

发表于 2010-11-12 08:16:34 | 显示全部楼层

回复 1# lehaha
谢谢,好东西

回复支持反对

发表于 2010-11-12 08:59:10 | 显示全部楼层

多谢
～～～有要努力了

回复支持反对

发表于 2010-11-30 23:57:22 | 显示全部楼层

bucuo de dongxi

回复支持反对

发表于 2010-12-1 00:46:02 | 显示全部楼层

好东西，谢谢了！

回复支持反对

发表于 2010-12-1 00:50:02 | 显示全部楼层

Thanks a lot!

回复支持反对

1 ... 18 19 20 21 22 232425 26 / 26 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-11 08:57 , Processed in 0.073142 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表