设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Systemverilog Standard Gotchas

12 / 2 页

返回列表发新帖

楼主: neocent

Systemverilog Standard Gotchas

发表于 2010-4-12 17:22:00 | 显示全部楼层

support

回复支持反对

使用道具举报

发表于 2010-4-12 17:23:05 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2011-8-2 00:45:19 | 显示全部楼层

这份资料不错

回复支持反对

使用道具举报

发表于 2014-4-24 23:18:28 | 显示全部楼层

多谢楼主啊！！！

回复支持反对

使用道具举报

发表于 2015-7-2 17:45:02 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-7-2 22:23:25 | 显示全部楼层

多谢！~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-6-10 14:26:32 | 显示全部楼层

thanks a lot

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-12-16 02:39:52 | 显示全部楼层

非常感謝~~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-12-19 19:52:53 | 显示全部楼层

henhaohenhaohenhaohenhaohenhaohenhaohenhao

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-7-2 15:03:14 | 显示全部楼层

学习学习

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-12 03:33 , Processed in 0.151247 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表