设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Systemverilog For Verification

返回列表发新帖

查看: 1544|回复: 9

Systemverilog For Verification

发表于 2008-4-15 22:20:18 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

需要的下载吧，共同学习

Systemverilog For Verification (Springer-2006).part1.rar

481.31 KB, 下载次数: 9 , 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

楼主| 发表于 2008-4-15 22:23:16 | 显示全部楼层

part 2

Systemverilog For Verification (Springer-2006).part2.rar

481.31 KB, 下载次数: 6 , 下载积分: 资产 -1 信元, 下载支出 1 信元

回复支持反对

楼主| 发表于 2008-4-15 22:25:55 | 显示全部楼层

part3

Systemverilog For Verification (Springer-2006).part3.rar

179.22 KB, 下载次数: 5 , 下载积分: 资产 -1 信元, 下载支出 1 信元

回复支持反对

发表于 2008-4-17 13:33:30 | 显示全部楼层

Thank you!

回复支持反对

发表于 2008-5-22 23:06:12 | 显示全部楼层

this is 2006

回复支持反对

发表于 2008-5-22 23:07:32 | 显示全部楼层

totally has 3 parts

回复支持反对

发表于 2008-9-26 23:12:42 | 显示全部楼层

一本好书啊，谢谢楼主分享啊

回复支持反对

发表于 2010-2-25 18:13:20 | 显示全部楼层

真黑阿，这么多钱

回复支持反对

发表于 2010-2-25 20:55:09 | 显示全部楼层

thanks

回复支持反对

发表于 2010-2-26 08:53:56 | 显示全部楼层

好东西，看看

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 01:08 , Processed in 0.170083 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表