设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › fir滤波器的Verilog程序

1 ... 3 4 5 6 789 10 11 12 ... 16 / 16 页下一页

返回列表发新帖

楼主: hsdy

fir滤波器的Verilog程序

发表于 2010-4-16 10:21:53 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-4-20 16:29:31 | 显示全部楼层

描述不全，希望楼主描述清楚~

回复支持反对

发表于 2010-5-6 10:22:17 | 显示全部楼层

好啊正需要。

回复支持反对

发表于 2010-5-6 22:13:03 | 显示全部楼层

哎，，哪有他的testbench文件

回复支持反对

发表于 2010-5-6 22:30:20 | 显示全部楼层

推推～感恩～

回复支持反对

发表于 2010-5-27 09:20:16 | 显示全部楼层

这个是什么?代码还是教程???

回复支持反对

发表于 2010-6-1 21:04:32 | 显示全部楼层

good material

回复支持反对

发表于 2010-6-3 10:20:00 | 显示全部楼层

下来看看

回复支持反对

发表于 2010-6-3 11:35:21 | 显示全部楼层

good material

回复支持反对

发表于 2010-6-25 09:31:59 | 显示全部楼层

下来看看 1# hsdy

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 16 / 16 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-15 03:58 , Processed in 0.082225 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表