设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › JEDEC standard-SSTL-18

1 2 3 456 / 6 页下一页

返回列表发新帖

楼主: aatianluaa

JEDEC standard-SSTL-18

发表于 2012-3-28 18:38:11 | 显示全部楼层

适合与DDR还是DDR2?

回复支持反对

发表于 2012-4-23 09:24:11 | 显示全部楼层

不错，下来看看，感谢啦。

回复支持反对

发表于 2012-10-22 11:36:52 | 显示全部楼层

靠，老是审核，搞什么鬼啊，

回复支持反对

发表于 2012-11-28 23:43:02 | 显示全部楼层

这么好的东西不顶说不过去了

回复支持反对

fengjie19871128

发表于 2012-12-2 16:14:58 | 显示全部楼层

正在找这个资料，谢谢啦

回复支持反对

发表于 2012-12-2 23:25:12 | 显示全部楼层

感谢无私分享，收下啦！

回复支持反对

发表于 2013-12-30 19:13:00 | 显示全部楼层

非常不错

回复支持反对

发表于 2014-1-1 20:54:39 | 显示全部楼层

学习学习。哈哈

回复支持反对

发表于 2014-11-11 09:12:21 | 显示全部楼层

需要15的规范不知道哪里去找

回复支持反对

发表于 2015-10-20 17:28:25 | 显示全部楼层

回复 1# aatianluaa

正好使用

回复支持反对

1 2 3 456 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 04:59 , Processed in 0.138113 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表