设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Synthesis and Optimization of Digital Circuits

1 ... 12 13 14 151617 18 19 20 / 20 页下一页

返回列表发新帖

楼主: idaty

Synthesis and Optimization of Digital Circuits

发表于 2010-7-14 18:04:46 | 显示全部楼层

for a look

回复支持反对

发表于 2010-7-14 18:06:00 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2010-7-14 18:07:16 | 显示全部楼层

good ,want to see

回复支持反对

发表于 2010-7-14 18:08:49 | 显示全部楼层

let me see see

回复支持反对

发表于 2010-7-14 18:10:00 | 显示全部楼层

good good good

回复支持反对

发表于 2010-7-15 09:47:53 | 显示全部楼层

go on

回复支持反对

发表于 2010-7-15 09:49:15 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2010-7-15 22:53:57 | 显示全部楼层

good ones

回复支持反对

发表于 2010-7-22 20:43:13 | 显示全部楼层

^^

1# idaty

回复支持反对

发表于 2010-11-21 01:27:50 | 显示全部楼层

THX!!!
good!!!

回复支持反对

1 ... 12 13 14 151617 18 19 20 / 20 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 13:40 , Processed in 0.050776 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表