设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › VHDL语言资料
12345678910... 13下一页
返回列表 发新帖
楼主: xiaoqing_lu

VHDL语言资料

[复制链接]
check-out
发表于 2008-9-15 18:33:05 | 显示全部楼层
这个与verilog有什么区别
回复 支持 反对

举报

check-out
发表于 2008-9-15 18:56:31 | 显示全部楼层
这个在现代电路中用处多多
回复 支持 反对

举报

Janyo
发表于 2008-9-18 18:40:22 | 显示全部楼层
打算学来着
回复 支持 反对

举报

yjay
头像被屏蔽
发表于 2008-9-18 20:57:05 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

举报

sdliuqiong
发表于 2008-9-19 20:05:21 | 显示全部楼层
太感谢了，有很大帮助。
回复 支持 反对

举报

sdliuqiong
发表于 2008-9-19 20:08:47 | 显示全部楼层
太感谢了，有很大帮助。
回复 支持 反对

举报

sdliuqiong
发表于 2008-9-19 20:09:53 | 显示全部楼层
太感谢了，有很大帮助。
回复 支持 反对

举报

sdliuqiong
发表于 2008-9-19 20:11:16 | 显示全部楼层
太感谢了，有很大帮助。
回复 支持 反对

举报

sdliuqiong
发表于 2008-9-19 20:12:08 | 显示全部楼层
太感谢了，有很大帮助。
回复 支持 反对

举报

sdliuqiong
发表于 2008-9-19 20:13:56 | 显示全部楼层
太感谢了，有很大帮助。
回复 支持 反对

举报

下一页 »
12345678910... 13下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-6 19:51 , Processed in 0.095823 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表