设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog-HDL编写规范（全）

12 / 2 页

返回列表发新帖

楼主: liurong82

Verilog-HDL编写规范（全）

发表于 2008-11-20 22:18:03 | 显示全部楼层

DDDDDDDDDDDDDDDDDDDDDDDD

回复支持反对

使用道具举报

发表于 2008-11-20 22:21:23 | 显示全部楼层

这个不错

下载一份留着.....

回复支持反对

使用道具举报

发表于 2008-11-20 22:27:51 | 显示全部楼层

太好了

回复支持反对

使用道具举报

发表于 2010-3-29 23:21:22 | 显示全部楼层

英文的
看了费劲

回复支持反对

使用道具举报

发表于 2010-9-5 10:27:05 | 显示全部楼层

反而反而反而反而反而

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-9-5 16:20:36 | 显示全部楼层

谢谢，提供

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-14 04:45 , Processed in 0.107168 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表