设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为Verilog基本电路设计指导书（不看后悔） ...

1 2 3 4 5 6 78 / 8 页

返回列表发新帖

楼主: yydlovefyh

[资料] 华为Verilog基本电路设计指导书（不看后悔）

发表于 2023-5-25 17:31:50 | 显示全部楼层

下载看一下，里面基本电路设计很规范

回复支持反对

发表于 2025-2-17 20:58:28 来自手机 | 显示全部楼层

谢谢分享

回复支持反对

1 2 3 4 5 6 78 / 8 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 23:18 , Processed in 0.105459 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表