设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL编码指南(中文版，关键词：verilog,FPGA，可重用设计 ...
1 ...181920212223242526
返回列表 发新帖
楼主: 爱玩

RTL编码指南(中文版，关键词：verilog,FPGA，可重用设计)

[复制链接]
cai52864
发表于 2023-9-28 21:11:40 | 显示全部楼层
楼主牛人！謝分享！
回复 支持 反对

举报

潛龍勿用
发表于 2023-9-29 15:30:53 | 显示全部楼层
感謝分享3Q3Q
回复 支持 反对

举报

amazingh
发表于 2023-9-29 15:58:10 | 显示全部楼层
thanks
回复 支持 反对

举报

winson_cys
发表于 2025-2-12 16:26:28 | 显示全部楼层
kankan
回复 支持 反对

举报

1 ...181920212223242526
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 21:36 , Processed in 0.108823 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表