ESD测试的时候可能触发Latch-up吗？

jarviszh · 发表于 2016-5-9 10:22:12

回复 26# albertyin

Good explain.

jy02531779 · 发表于 2016-5-10 14:36:56

测试ESD发生latch-up会更利于ESD放电，你的芯片ESD测试fail估计是芯片内部设计不合理造成的，和latch-up没关系

michang5342 · 发表于 2016-5-16 11:24:38

不会的，因为测试的方法不一样。

xlstoner · 发表于 2017-12-20 19:59:49

芯片在上电的情况下用静电枪打2KV静电，出现latch-up，但端口是工艺厂的提供的带ESD IO和一个反相器的输入，反相器的N、PMOS管距离有8um，请问可能是什么原因出现Latch-up的？

ksg12 · 发表于 2018-1-12 21:39:40

引起Latchup的SCR可以作为ESD保护的一种方法。难点在于是否能够驾驭的了。

账号		自动登录	找回密码
密码			注册

[求助] ESD测试的时候可能触发Latch-up吗？