设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《设计与验证——Verilog HDL》清晰PDF带书签 ...
1 ...282930313233343536
返回列表 发新帖
楼主: xoos

《设计与验证——Verilog HDL》清晰PDF带书签

[复制链接]
khgeorge
发表于 2017-4-19 16:01:38 | 显示全部楼层
好东西啊
回复 支持 反对

举报

大米饭110
发表于 2017-4-19 17:14:00 | 显示全部楼层
不是很清晰……
回复 支持 反对

举报

玉林枫
发表于 2017-4-20 22:08:28 | 显示全部楼层
好的，谢谢
回复 支持 反对

举报

周一
发表于 2024-9-25 14:01:53 | 显示全部楼层
KANKAN
回复 支持 反对

举报

fanuq
发表于 2024-11-10 14:07:14 | 显示全部楼层
谢谢分享，书签添加，确实很有用。
回复 支持 反对

举报

ic886
发表于 2024-11-10 14:17:41 | 显示全部楼层
感谢分享
回复 支持 反对

举报

hchen0730
发表于 2024-12-23 18:01:47 | 显示全部楼层
基于FPGA的数字信号处理，高亚军
回复 支持 反对

举报

1 ...282930313233343536
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 21:14 , Processed in 0.147632 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表