EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 94 95 96 979899 100 101 102 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[资料] 4路通道SFP万兆光纤光模块	chop147 2022-7-2	01995	chop147 2022-7-2 11:54
[求助] SD卡 HC，写入过程等待时间很长， ...2	admiration123 2020-2-29	115450	admiration123 2022-7-1 09:18
[求助] dc无法全部识别saif文件	往生无量劫 2022-6-30	21853	往生无量劫 2022-6-30 15:32
[求助] vcs编译问题	贼呗 2015-10-29	46360	夏尔 2022-6-30 15:25
关于pipeline的简单介绍 ...2 3	zhoujj 2003-9-29	2413771	夏尔 2022-6-30 15:23
[解决] 关于FPGA向外部芯片提供时钟的问题	rv_1101 2022-6-29	52006	Love24 2022-6-30 14:05
[求助] 用于DC综合的Verilog里可以用源语写吗？ - [已解决]	北风1号 2022-6-29	52406	Love24 2022-6-30 14:02
[求助] UART接收机一定要是16倍过采吗？有没有理论依据呢？ ...2	come_on_sn 2022-5-15	184558	come_on_sn 2022-6-30 12:31
[求助] 有没有大佬用过时钟IP核 MMCM的动态相位调整功能呢？	come_on_sn 2022-6-17	52403	zzj0329 2022-6-30 09:43
[资料] python auto xlib	lancerone 2022-6-29	11577	tu_yjq123 2022-6-29 21:51
[求助] modelsim 门级仿真时序逻辑存在毛刺	磁轨炮 2022-6-29	01699	磁轨炮 2022-6-29 21:14
[资料] c++链表	lancerone 2022-6-29	21938	lancerone 2022-6-29 20:55
[资料] c++ list link - [售价 10 信元资产]	lancerone 2022-6-28	21354	lancerone 2022-6-29 20:32
[资料] 求一个VC LP的安装包	三岁就十分拽 2022-6-29	01290	三岁就十分拽 2022-6-29 16:05
[资料] 求 VESA-DSC-1.2a协议文档	janlesion 2022-6-29	02545	janlesion 2022-6-29 15:18
[求助] quartus里面ALTFP_DIV和LPM_DIVDE这两个IP有什么区别？？？	最后的和弦 2018-9-29	36294	cindy_yao 2022-6-29 11:16
[求助] 請問數位設計 constraint的問題	wasailinla 2022-6-29	11555	jake 2022-6-29 11:08
[原创] verilog vscode拓展包 - [售价 10 信元资产]	lancerone 2022-6-28	21420	lancerone 2022-6-29 09:37
[求助] PCIE MSI/MSI-X中断	yhgaohaoa 2022-4-16	12196	guanxiang2009 2022-6-28 18:40
[原创] 数字设计小知识	ee_wang7788 2022-5-10	42869	冰镇小阔乐 2022-6-28 16:58
[原创] 基于MicroBlaze软核的嵌入式C编程经验总结精华1 ...2 3 4 5 6..15	FPGAASICII 2012-5-8	14754771	WWJun 2022-6-28 15:49
[求助] I2C 在设计同事眼里是同步还是异步	xuanyuanjianyun 2022-6-6	62341	jxyggg 2022-6-28 15:36
[求助] STA setup违例	timelover 2022-6-26	21846	navylin1 2022-6-28 08:03
[求助] 在soc中的security boot用到的aes加密的key和加密的counter-measure的设置一定需要接到efuse上吗？	赵旭东 2022-6-27	12004	shadoww 2022-6-27 16:56
[求助] DC约束报错，是代码错误还是库的错误	往生无量劫 2022-6-24	52388	往生无量劫 2022-6-26 20:13
[求助] SPYGLASS问题：ERROR[158]无法解决 - [悬赏 50 信元资产]	qq673222467 2022-6-26	01880	qq673222467 2022-6-26 09:58
[讨论] FPGA项目版本管理工具	weimeng4359 2016-8-1	35264	DerekXN 2022-6-25 07:32
[求助] Centos7服务器上新建的用户找不到modelism的license，其他用户能用	一颗菜芯 2022-6-14	62107	一颗菜芯 2022-6-24 17:42
[原创] VCS和NCVerilog的仿真脚本 ...2	jefrrey 2021-4-4	125613	xutao8 2022-6-24 17:02
[求助] design compiler问题求助！	zdr_uestc 2022-6-23	11974	xiaocat85 2022-6-23 23:07
[求助] VESA-DSC/Synopsys IP/DWC-DSC - [悬赏 50 信元资产]	xu_tingtxpy 2022-6-23	02035	xu_tingtxpy 2022-6-23 16:41
[求助] VESA-DSC IP相关	xu_tingtxpy 2022-6-23	01575	xu_tingtxpy 2022-6-23 16:24
[求助] 求LPDDR5 spec 完整版	ht_lch 2022-6-17	22031	ht_lch 2022-6-23 15:46
[求助] 求一款画波形图的软件名字，名字的开头是t - [已解决]	朱辉燕 2016-9-29	53866	122013137 2022-6-23 09:04
[求助] [求助]有关于verilog中#延时符号的问题	喵咪呼噜love 2015-9-17	94592	Tony0229 2022-6-23 08:59

1 ... 94 95 96 979899 100 101 102 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块