设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench
1 ...187188189190191192193194下一页
返回列表 发新帖
楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]
发表于 2025-4-22 09:38:23 | 显示全部楼层
兹磁一下
回复 支持 反对

使用道具 举报

发表于 2025-5-7 16:14:37 | 显示全部楼层
感谢分享
回复 支持 反对

使用道具 举报

发表于 2025-5-7 21:10:58 | 显示全部楼层
This is a good reference !
Thank you
回复 支持 反对

使用道具 举报

184255
发表于 2025-5-8 11:43:37 | 显示全部楼层
谢谢分享！
回复 支持 反对

使用道具 举报

zkzk233
发表于 2025-5-8 15:13:23 | 显示全部楼层
感谢分享

EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2025-5-8 15:41:13 | 显示全部楼层
学习学习
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2025-5-8 22:56:33 | 显示全部楼层
谢谢分享！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

yige569
发表于 2025-5-9 11:29:57 | 显示全部楼层
好东西，支持一下
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2025-5-9 23:28:58 | 显示全部楼层
各个人设计的test-bench都不一样，可以参考
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2025-5-12 14:14:07 | 显示全部楼层
谢谢分享！
回复 支持 反对

使用道具 举报

下一页 »
1 ...187188189190191192193194下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-21 07:07 , Processed in 0.103730 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表