设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE Standard for Verilog 2005

1 2 3 4 56 / 6 页

返回列表发新帖

楼主: herezt

IEEE Standard for Verilog 2005

发表于 2012-7-8 19:46:10 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2012-10-24 14:52:13 | 显示全部楼层

Thanks a lot

回复支持反对

发表于 2013-3-11 10:01:53 | 显示全部楼层

先顶再下~~~~

回复支持反对

发表于 2014-5-8 09:35:27 | 显示全部楼层

楼主厉害，多谢楼主分享。。。。。。。。。。。

回复支持反对

发表于 2015-1-30 20:30:02 | 显示全部楼层

终于找到了

回复支持反对

发表于 2015-7-26 09:00:50 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2015-7-28 18:08:52 | 显示全部楼层

英文版的吗？

回复支持反对

发表于 2015-8-18 09:52:25 | 显示全部楼层

thanks

回复支持反对

发表于 2016-4-18 19:39:05 | 显示全部楼层

多谢分享

回复支持反对

发表于 2016-4-26 17:11:46 | 显示全部楼层

谢谢楼主分享了

回复支持反对

1 2 3 4 56 / 6 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 12:45 , Processed in 0.092454 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表