设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 关于L2 cache的疑问
返回列表 发新帖
查看: 172|回复: 1

[求助] 关于L2 cache的疑问

[复制链接]
发表于 2025-6-30 16:15:13 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
  • 问题如下：假如有两级cache，L2为LLC，使用MSI协议，现在需要执行store，L1 hit，L2 hit，且为clean，那么执行store后，L1中对应的cache line状态为M。L2对应的cahce line状态是什么？，Invalid吗？
回复

使用道具 举报

发表于 6 天前 | 显示全部楼层
你得有个tag cache来track L2里面这个cache line 是M mode
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-10 01:29 , Processed in 0.092084 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表