PLL小数模式高低温测试出问题

tanborui123

去年做的一个小数PLL，目前在测试的时候出了问题：

在第一次测试的时候用的片上电源供电，这个时候测试发现整数模式常温高温下都正常，一旦到低温就会出现特别大的DJ，后面观察了一下低温phase noise，在100kHz附近会出现一个较大的spur，所以怀疑是片上的电源在低温下有很大的噪声，然后换成了外部独立电源供电后，整数模式下低温性能也正常了。

之后在外部独立电源供电模式下测试小数性能。同样的也是常温高温都正常，低温还是变差的相对较多，这次观察phase noise显示是整个低频段到1MHz这个范围都被上抬，示波器结果也显示增大的部分主要是RJ的增大导致。

小数模式的补偿是采用的电流DAC补偿的，从仿真上看，常温低温下，R值，C值，CP电流，KVCO都没什么差别，高温下C值相对变大，这一现象可以在任何温度下整数模式测试结果相差不大来作证，而且低温小数模式仿真也同样是没问题的。目前有点不知道还能从哪里下手去找问题了。


测试不是单独测试的PLL时钟，是测试的TX端输出的PRBS7码，CDR带宽是示波器自动选择的，在PLL输出时钟为1.4G左右时，CDR带宽为850kHz。

nanke

小数模式本来jitter就会变大，不能用整数分频相同配置，需要把PLL带宽再降低一些。

tanborui123

   

nanke 发表于 2025-6-23 13:39
小数模式本来jitter就会变大，不能用整数分频相同配置，需要把PLL带宽再降低一些。 ...

哥们我不是这个意思，我做了补偿的啊，变大当然还是变大了，但是常温高温都和仿真符合，性能符合要求，低温下明显变差了很多，和仿真不符合，性能也不符合要求了

tanborui123

顶一下顶一下

迷路大脸猫

小数分频和PLL非线性的作用仿了吗，这个作用会导致低频相噪变差。

tanborui123

   

迷路大脸猫 发表于 2025-6-23 21:52
小数分频和PLL非线性的作用仿了吗，这个作用会导致低频相噪变差。

非线性也是处理过的，CP电流在PLL启动后一段时间是被拉偏的，SDM输出积分误差的范围是数字电路控制的，保证了最后工作时候都是UP领先从而降低非线性。目前进一步测试发现jitter和电压强相关，电压从0.9升到1V后，jitter明显减小很多

tanborui123

顶一下顶一下