设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电源设计 › 电源论坛 › osc求助

返回列表发新帖

查看: 543|回复: 4

[求助] osc求助

发表于 2025-3-22 13:15:28 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

各位大佬，小弟最近在学习osc，仿真过程遇到了一个难以解决的问题，如下图所示：为什么比较器会在和VL比较的时候无法处于饱和呢？无论我怎么调整比较器和Vl都无法保证两个同样的比较器同时正常工作。为什么会出现这种情况呢？小弟很困惑？

比较器设计思路如下，小弟现在不知道电路哪里不对，也曾一度认为是比较器没有设计好，可是改了很久的比较器还是无法解决问题。

屏幕截图 2025-03-22 125129.png

屏幕截图 2025-03-22 125201.png

屏幕截图 2025-03-22 125246.png

屏幕截图 2025-03-22 125314.png

屏幕截图 2025-03-22 125337.png

屏幕截图 2025-03-22 125358.png

微信图片_20250322131308.jpg

回复

发表于 2025-3-24 09:47:47 | 显示全部楼层

你发下比较器输入的信号波形跟输出波形吧

回复支持反对

楼主| 发表于 2025-3-24 16:29:51 | 显示全部楼层

adren 发表于 2025-3-24 09:47
你发下比较器输入的信号波形跟输出波形吧

哥，我修改了一下逻辑，改为高电平有效的sr，总体的逻辑应该是没问题。
以下这是我的比较器输入输出波形

屏幕截图 2025-03-24 161724.png

屏幕截图 2025-03-24 161805.png

回复支持反对

楼主| 发表于 2025-3-24 16:51:46 | 显示全部楼层

adren 发表于 2025-3-24 09:47
你发下比较器输入的信号波形跟输出波形吧

抱歉哥我发现一个问题我的VH VL由ldo给的但是我发现VH VL不是恒定的 wo重新调整了一下让VH VL稳定在2.1v 1.2v后比较器输入输出波形如下：

图二是比较器的slope VH 和其输出波形
图三是比较器的slope VL 和其输出波形

屏幕截图 2025-03-24 164508.png

回复支持反对

发表于 2025-3-25 15:25:51 | 显示全部楼层

看波形，VSLOPE的下降太快了，建议你把下拉那一路加一个NMOS偏置管，让VSLOPE上拉的电流跟下拉的电流一样

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 05:22 , Processed in 0.058385 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表