全芯片ESD静态检查方法和工具

zhangyang370281 · 发表于 2025-2-19 11:35:47

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

芯片ESD检查一般很难通过动态仿真方式检查，所以各家工艺厂商都提供了全芯片静态检查工具和流程：比如针对版图检查的PERC ESD流程，比如针对LEF/DEF的Voltus ESD 流程以及Path Finder ESD Check流程，这些检查能够更好的避免设计中ESD缺陷。大家的全芯片ESD都是怎么做静态检查的，特别是考虑封装影响的静态检查，欢迎交流和沟通？

zhangyang370281 · 发表于 2025-2-24 21:29:33

有相关的同仁或者大佬，踊跃回复一下吗?

taocloud · 发表于 2025-2-25 21:36:57

同问！TSMC N12

tiger2702 · 发表于 2025-3-24 11:36:04

同问，有人知道吗

IC_Spark · 发表于 2025-4-1 16:41:49

Mark, 蹲一手大佬

zhangyang370281 · 发表于 2025-4-28 10:59:50

ESD很多测试和检查方法，网络上信息并不多，看来这东西比较冷门

fei_SH · 发表于 2025-4-29 09:03:24

看来ESD大佬都比较低调

，很少上网，靠口口相传？

账号		自动登录	找回密码
密码			注册

[讨论] 全芯片ESD静态检查方法和工具

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。