设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 28nm IO DRC

返回列表发新帖

查看: 708|回复: 6

[求助] 28nm IO DRC

发表于 2024-11-9 04:35:16 | 显示全部楼层 |阅读模式

悬赏50资产未解决

28 nm IO器件和往外打金线的PAD对接的地方都存在大量六层和七层的通孔，但是两者上面的通孔大小、间距都不一致。导致按位置对齐拼接后，通孔错位，存在大量六七层通孔的DRC报错。请问是不是两者的库不匹配的原因，还是说这个错误是允许存在的。PAD通孔宽度为0.1，间距为0.13。IO器件上通孔宽度为0.05，间距为0.12。

回复

楼主| 发表于 2024-11-9 04:39:12 | 显示全部楼层

图片1.jpg

图片2.jpg

图片5.jpg

图片3.jpg

图片4.jpg

回复

有些懒的二虎

发表于 2024-11-9 13:58:41 | 显示全部楼层

你这个×的长方形是从PAD出的metal叠层嘛？

回复

楼主| 发表于 2024-11-9 14:20:57 | 显示全部楼层

有些懒的二虎发表于 2024-11-9 13:58
你这个×的长方形是从PAD出的metal叠层嘛？

是这样的。IO器件上是有8层金属和VIA1-VIA7的通孔的，X长方形是个金属窗口。然后PAD主体是由9层和10层两层金属构成，仅在前端那一小块有7层和8层金属以及对应往下打的通孔，用来和IO器件上那个窗口对接。但对接的地方通孔不一致DRC报错，PAD是工艺库里调出来的。您知道原因吗？

回复

有些懒的二虎

发表于 2024-11-9 14:43:03 | 显示全部楼层

IO位置上的via 也是PDK调出来就铺满了嘛？

回复

楼主| 发表于 2024-11-9 14:49:35 | 显示全部楼层

有些懒的二虎发表于 2024-11-9 14:43
IO位置上的via 也是PDK调出来就铺满了嘛？

是的，两个上面都是自带的通孔。

回复

有些懒的二虎

发表于 2024-11-9 14:52:39 | 显示全部楼层

感觉这样 PDK的图单跑也跑不通

回复

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-11 22:15 , Processed in 0.132607 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表