设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › spyglass get_pins
返回列表 发新帖
查看: 435|回复: 1

[求助] spyglass get_pins

[复制链接]
zhushining
发表于 2024-11-6 17:30:18 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
各位大佬，

spyglass get_pins  针对有generate的语法的verilog，层次要怎么写？  
回复

举报

puxiancheng
发表于 2024-11-7 10:08:34 | 显示全部楼层
好像是 TOP/U_U1/\MULTI_MOD[0].U_MOD/XXX_reg/Q，类似这样的。
你可以用spyglass图形界面打开，选中你要的点，复制一下层次。
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 09:11 , Processed in 0.081042 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表