在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3036|回复: 8

[求助] 关于RC clamp的问题

[复制链接]
发表于 2022-8-29 08:54:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本帖最后由 focusanalog 于 2022-8-29 08:59 编辑

有人知道RC clamp电路中反相器输出端的电阻是什么作用吗?
屏幕截图 2022-08-29 085353.png
发表于 2022-8-29 09:07:34 | 显示全部楼层
电阻多大呢?看上去前边的RC结构应该不起作用了(具体需要仿真),已经变成GRNMOS结构。我猜测可能是为了降低leakage吧。
回复 支持 反对

使用道具 举报

发表于 2022-8-29 09:55:41 | 显示全部楼层
类似RC clamp和GCNMOS的结合?
回复 支持 反对

使用道具 举报

发表于 2022-8-29 10:50:37 | 显示全部楼层


   
MicroEpzc 发表于 2022-8-29 09:55
类似RC clamp和GCNMOS的结合?


有可能通过Metal Change改为GGMOS,流片后可以通过FIB验证两种ESD结构。估计框中电阻值>30K,这个电阻应该不会影响RC clamp的开启
回复 支持 1 反对 0

使用道具 举报

发表于 2022-8-29 11:21:36 | 显示全部楼层


   
lynker 发表于 2022-8-29 10:50
有可能通过Metal Change改为GGMOS,流片后可以通过FIB验证两种ESD结构。估计框中电阻值>30K,这个电阻应 ...


我觉得有道理,还想请教下,这样做的话,前一级反相器的P管,在走ESD电流的时候,与电阻分压,会影响后面泄放管的Vt1电压吗?没有电阻的话,泄放管的栅极电压会更高点,有电阻分压后,gate电压下去了些,vt1应该也会变化点吧?也就是说,通过fib来验证这样的可行性?
回复 支持 反对

使用道具 举报

发表于 2022-8-29 12:24:08 | 显示全部楼层


   
MicroEpzc 发表于 2022-8-29 11:21
我觉得有道理,还想请教下,这样做的话,前一级反相器的P管,在走ESD电流的时候,与电阻分压,会影响后面 ...


P输出驱动30K的电阻一点问题都没有,尺寸做大一点就可以了,或者电阻取值大一些,输出高电平不会有多少电压损失。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2022-8-29 16:06:23 | 显示全部楼层
谢谢各位大佬,学习了
回复 支持 反对

使用道具 举报

发表于 2022-8-30 19:09:32 | 显示全部楼层
还有可能是 反相器输出的BigNMOS的栅压有点高,这里接个下拉电阻,把这个BigNMOS的栅压拉低,Semenov指出这个RC clamp结构中,BigNMOS最好工作在线性区,不要工作在饱和区。
回复 支持 反对

使用道具 举报

发表于 2022-9-1 21:25:36 | 显示全部楼层
MOS應該是大尺寸, 電阻如果也夠大, 應該就是GRMOS.
MOS有Cgd, R就你Gate掛的, ESD事件時, ESD會透過Cgd讓MOS的channel couple on, 可以讓MOS不要snapback~
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-21 12:51 , Processed in 0.102130 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表