设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › VLSI digital design with verilog 2ed

12 / 2 页

返回列表发新帖

楼主: memory0012

[资料] VLSI digital design with verilog 2ed

发表于 2025-2-16 20:17:22 | 显示全部楼层

里面有没有包含一些经典的电路设计的例子？

回复支持反对

发表于 2025-2-18 13:30:24 | 显示全部楼层

感谢分享！！！！！

回复支持反对

pradeepmadhava1

发表于 2025-3-14 10:04:35 来自手机 | 显示全部楼层

Thanks

回复支持反对

发表于 2025-3-17 05:26:41 | 显示全部楼层

Thanks for sharing.

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-24 12:49 , Processed in 0.101689 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表