设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 封装设计 › DDR或者FLASH的同一个channel的信号线的等长的误差要控 ...
返回列表 发新帖
查看: 5452|回复: 0

[求助] DDR或者FLASH的同一个channel的信号线的等长的误差要控制到什么程度

[复制链接]
从零开始Y
发表于 2021-8-28 08:37:25 | 显示全部楼层 |阅读模式
悬赏200资产未解决
（若与信号频率有关的话，暂定1GHz、信号上升时间暂定0.1ns）
延时控制在多少多少ns或者ps呢？Flash信号是所以信号都要等长还是只需DQ[0:7]和DQS等长还是全部？

回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 09:01 , Processed in 0.070824 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表