在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2231|回复: 1

[求助] 采样保持电路的输出建立太慢的问题

[复制链接]
发表于 2016-7-5 16:47:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
QQ截图20160705164548.png
如图,当输出的差分信号的电压很高时,建立时间很长,这个是什么原因呢?是运放的尾管电流太小吗?
发表于 2016-7-6 13:46:36 | 显示全部楼层
如何怀疑是运放的问题,可以单独仿真下运放,接成buffer,仿真step响应。
回复 支持 反对

举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐

奖励300信元 | 下载SoC设计技术(视频+PDF资料)
奖励300信元 | 下载SoC设计技术(视频+PDF资料)
元 | 下载SoC设计技术(视频+PDF资料) 奖励300信元

查看 »

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-25 13:21 , Processed in 0.098994 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表