设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 脚本语言(script)学习交流 › 脚本资料区 › Writing testbenches using systemVerilog

1 2 3 45 / 5 页

返回列表发新帖

楼主: 十八画生

[资料] Writing testbenches using systemVerilog

tianziliang1234

发表于 2021-6-16 10:47:08 | 显示全部楼层

学习学习

回复支持反对

发表于 2021-7-30 09:46:19 | 显示全部楼层

学了

回复支持反对

发表于 2021-8-18 12:01:30 | 显示全部楼层

挺好的。

回复支持反对

发表于 2021-8-18 13:55:16 | 显示全部楼层

thanks

回复支持反对

发表于 2023-3-25 11:09:33 | 显示全部楼层

thanks

回复支持反对

发表于 2023-6-28 01:31:30 来自手机 | 显示全部楼层

感谢

回复支持反对

1 2 3 45 / 5 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 20:51 , Processed in 0.127159 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表