设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Xilinx的FPGA设计全流程：Modelsim－Synplify.Pro－ISE. ...
1 ...232425262728293031
返回列表 发新帖
楼主: chengzhenjun

Xilinx的FPGA设计全流程：Modelsim－Synplify.Pro－ISE.rar

[复制链接]
samliang510328
发表于 2014-11-10 17:56:33 | 显示全部楼层
学习学习再学习
回复 支持 反对

举报

fairybg
发表于 2014-11-12 19:29:06 | 显示全部楼层
好好好好好
回复 支持 反对

举报

foxfoxes
发表于 2014-11-12 20:36:29 | 显示全部楼层
谢谢，楼主呵~
回复 支持 反对

举报

博思516
发表于 2018-12-28 22:25:51 | 显示全部楼层
xuexi
回复 支持 反对

举报

gdutchen
发表于 2018-12-29 09:31:53 | 显示全部楼层
谢谢！
回复 支持 反对

举报

atom-x
发表于 2018-12-29 14:50:46 | 显示全部楼层
学习一下
回复 支持 反对

举报

prabakaran_vlsi
发表于 2018-12-31 11:24:45 | 显示全部楼层
Thanks for the files
回复 支持 反对

举报

ic886
发表于 2024-10-7 22:38:04 | 显示全部楼层
感谢分享
回复 支持 反对

举报

1 ...232425262728293031
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-14 22:23 , Processed in 0.123518 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表