设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 经典ASIC_design_flow_tutorial_using_Synopsys_tools

1 23 / 3 页

返回列表发新帖

楼主: staroad2013

[资料] 经典ASIC_design_flow_tutorial_using_Synopsys_tools

发表于 2016-5-17 12:09:24 | 显示全部楼层

感謝分享

回复支持反对

发表于 2016-6-13 17:25:01 | 显示全部楼层

THANK YOU

回复支持反对

发表于 2016-6-29 11:33:43 | 显示全部楼层

COOL.

回复支持反对

发表于 2016-11-25 15:11:39 | 显示全部楼层

这本书不错

回复支持反对

发表于 2018-7-22 08:16:29 | 显示全部楼层

Thanks

回复支持反对

发表于 2018-7-23 10:22:32 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2025-3-7 19:00:06 | 显示全部楼层

thanks

回复支持反对

1 23 / 3 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 10:07 , Processed in 0.119086 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表