差分CML输出缓冲问题

PERRY_C

   

需要知道你的Cap和Freq的大小还有负载RES
semico_ljj 发表于 2012-9-24 21:01

                               
登录/注册后可看大图

   你好，请问你说的Cap是什么电容？   我最近也在做一个CML电路，频率为1.25G，负载是耦合微带线及其匹配阻抗。
   我的CML设计的是16mA的电流源，50Ω的上拉电阻，空载时输出摆幅可以达到800mV，但一接上后面的电路摆幅就变成了300mV。
   请问这种现象正常么？
   还是说我可以通过调整后面的匹配电路使接上负载摆幅仍然可以保持呢？
   电路类似以下电路：
  

yangbiwen242

回复 1# nervalt


   楼主，我现在碰到同样的问题，请问你后来搞清楚是什么原因了吗？

shisq123

谢谢分享