在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: free-arm

[讨论] 参与处理器设计对于FPGA开发者的好处

[复制链接]
发表于 2012-5-22 16:56:46 | 显示全部楼层
的确是这样,CPU是一个无论什么开发都能用到的。只不过和其他软核比如NIOS,他的优势在于开源与兼容ARMv4指令集,劣势在于不像Altera或者Xilinx带的软核,有大量的模块可以使用。
发表于 2012-7-3 20:40:50 | 显示全部楼层
版主,我在火星向你问好,对于个人而言,cpu设计基本和登陆火星差不多,而低级的hdl语言用于复杂度极高的链接,可能有可读性,原本原理图输入方式最恰当的,可惜又无法描述特定模块下的逻辑关系,更不要说cpu当中微代码结构,hdl开发其实是一个软硬件相结合的过程,只是现在我们还不知道如何将软硬件进行有效分离,所以造成今天我们看到的混乱局面。
发表于 2012-7-7 13:14:39 | 显示全部楼层
有道理啊
发表于 2012-12-8 12:26:42 | 显示全部楼层
mei kan jian ziyuan ya
发表于 2012-12-10 11:24:34 | 显示全部楼层
最近正在做fpga的开发,马上要涉及到cpu、软核的设计,先学习了
发表于 2012-12-25 21:17:21 | 显示全部楼层
楼上说的都很高深 学习了
发表于 2013-5-28 09:15:49 | 显示全部楼层
有见地,支持一下
发表于 2019-1-3 16:14:34 | 显示全部楼层
不同的实现方式而已,没有必要那么费事
发表于 2019-5-19 01:18:42 | 显示全部楼层
I am interested in CPU design
发表于 2019-5-19 01:19:19 | 显示全部楼层
I am intereseted in CPU design
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-6 16:46 , Processed in 0.122192 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表