ASIC设计cadence自动布局布线工具

luting6666 · 发表于 2013-6-21 11:18:26

用不上，浪费钱了。

search_explore · 发表于 2014-8-16 16:20:01

看一看！

zw1035961900 · 发表于 2015-12-2 18:56:12

xiazai

血溶伊剑 · 发表于 2015-12-23 17:35:54

回复 1# hunk4321

谢谢楼主的分享

小马哥爱逛 · 发表于 2016-7-7 09:21:34

云里雾里，看起来不错

学习的小牛 · 发表于 2016-11-5 20:56:09

你好，这个文档还能看么，怎么下载了打不开啊

戴上面具做人 · 发表于 2016-11-6 23:51:54

多谢分享

杨智昌 · 发表于 2016-12-30 16:37:04

下载看看吧

fengtang2332 · 发表于 2017-3-30 11:02:07

本节将使用综合工具（ Design Compiler）对一个 8 位全加器逻辑综合，并产生一个门级
网表；利用该网表使用自动布局布线工具（ Silicon Ensemble）生成一个全加器的版图。

zentrop · 发表于 2017-3-30 17:23:37

收藏了

账号		自动登录	找回密码
密码			注册

[转贴] ASIC设计cadence自动布局布线工具