在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: lifusu

[讨论] 运放仿真的问题,附图

[复制链接]
发表于 2011-6-23 15:48:25 | 显示全部楼层
不是电路本身的问题,可以忽略之。直接考虑相位裕度就行
回复 支持 反对

举报

发表于 2011-6-24 17:40:18 | 显示全部楼层
回复 1# lifusu


    怀疑是tool的bug;可以试着在op输入端用vdc加入几mv的systematic offset,有可能dc的phase就能翻转过来
回复 支持 反对

举报

发表于 2011-6-24 19:58:36 | 显示全部楼层
回复 支持 反对

举报

发表于 2012-11-19 21:12:38 | 显示全部楼层
非常感谢
回复 支持 反对

举报

发表于 2016-4-21 17:55:37 | 显示全部楼层
大家如何仿真单端运放和双端运放的工模输出的增益方位,主要是0的时候有问题
回复 支持 反对

举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐

重奖500积分!下载《芯片设计软硬件接口(HSI)描述语言等SoC设计资料》 ...
重奖500积分!下载《芯片设计软硬件接口(HSI)描述语言等SoC设计资料》 ...
重奖500积分!下载《芯片设计软硬件接口(HSI)描述语言等SoC设计资料》

查看 »

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-10 23:13 , Processed in 0.161165 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表