设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 发布最全Verilog学习资料合集，共18个！！！ ...
1 ...212223242526272829
返回列表 发新帖
楼主: wangde03

发布最全Verilog学习资料合集，共18个！！！

[复制链接]
xuefeiyanghl
发表于 2023-9-1 13:55:48 | 显示全部楼层
感谢分享
回复 支持 反对

举报

adi121293
发表于 2023-9-16 21:20:25 | 显示全部楼层
thanks ~
回复 支持 反对

举报

mingyulane
发表于 2025-1-30 21:22:49 | 显示全部楼层
怎么附件没出来啊，看来出问题了
回复 支持 反对

举报

yj168
发表于 2025-2-17 01:59:22 来自手机 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

yj168
发表于 2025-2-17 21:25:16 来自手机 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

yj168
发表于 2025-2-17 22:04:09 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

skahill
发表于 2025-2-18 08:42:56 | 显示全部楼层
Thanks for sharing
回复 支持 反对

举报

1 ...212223242526272829
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 06:22 , Processed in 0.111942 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表