EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区

后端讨论区今日: 0|主题: 22262|排名: 80

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

1 ... 29 30 31 323334 35 36 37 ... 637 / 637 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 新人求助，innovus PR阶段需要手动修timing variation吗？	ee237 2025-1-9	4661	jason.liu 2025-1-15 16:52
[求助] Liberate生成标准单元库	亭ting 2019-3-19	84876	eetopname 2025-1-15 16:10
[求助] connect pg的问题	yl_070 2025-1-15	0619	yl_070 2025-1-15 15:24
[求助] LVS验证时lvs.rep提示多了两个cell电地的port	liwj1231 2025-1-13	9992	liwj1231 2025-1-15 13:42
[求助] signoff 需要跑MIM ant drc吗？	lgs4903483 2025-1-14	3597	522526tl 2025-1-15 11:59
[讨论] dft过程中出现D9类型错误，应该如何去解决 ...2	Syn2012 2012-7-7	1212800	电科糖糖 2025-1-15 11:32
[求助] 如何将手动插入的hard在upf定义成iso	Blue_IC 2025-1-10	6875	kk2009 2025-1-15 08:33
[求助] assign	fangwang85 2025-1-14	0497	fangwang85 2025-1-14 16:55
[求助] librate抽库出现反弹 ...2	edward_nb 2023-9-21	102314	andeliev 2025-1-13 20:19
[求助] innovus奔溃退出	打不出空白 2025-1-6	81151	semon_lee 2025-1-13 17:37
[原创] 工艺库的区别 ...2	rh0932 2021-6-24	114360	keebope 2025-1-13 13:49
[讨论] 寄生RC抽取对后仿的影响讨论	婷可爱的芯 2025-1-13	0655	caoyu1128 2025-1-13 11:51
[求助] 【已解决】关于dc 读取.v文件 ...2	Roysunal 2020-6-18	1615954	jackiss 2025-1-13 10:22
[求助] 在sdc里定义了系统时钟，系统时钟后面有生成时钟，但spec里没有这个时钟和生成时钟	八云紫 2025-1-10	4670	八云紫 2025-1-13 10:01
[求助] N28 官方io库pg cell内部是否加b2b	lgs4903483 2025-1-13	0466	lgs4903483 2025-1-13 00:45
[求助] 请问pdk的正则化驱动波形是什么东西呀，如何得到呢	摆渡小子 2025-1-12	0445	摆渡小子 2025-1-12 22:34
[求助] 请教，怎么在DC中 Highlight critical path？？？	wyyazlp 2015-10-27	22347	Jayson_01 2025-1-11 23:18
[求助] 关于upf中的attribute：hetero_fanout_isolation	又来长脑了 2024-10-11	2863	fangwang85 2025-1-11 20:53
[求助] 请问如何统计一个芯片准确的晶体管数量？	pspfans 2025-1-11	1759	uzljuljz 2025-1-11 16:47
[原创] icc2 混用 9T & 12T，tech file LVT layer width 不同	2357565 2025-1-10	1709	kk2009 2025-1-11 07:00
[求助] innovus不修max delay约束下的violation	eatingrabbit 2023-5-10	22507	xue147258369 2025-1-10 18:33
[原创] SMIC40LL IO 库的理解	foxoon_lee 2019-11-25	85426	luciano 2025-1-10 16:55
[求助] 请教icc 如何控制最后一个io与corner io之间的距离	zhangdb 2025-1-10	0498	zhangdb 2025-1-10 16:47
[资料] CTS challenges of complex clock structure design	qtds1258 2022-7-22	93419	bin_bingo 2025-1-10 16:41
[讨论] 关于clock exclusive的问题	xiaocui0725 2018-12-4	63522	mldxl. 2025-1-10 11:09
[求助] 数字后端connectivity求助 - [已解决]	csfr 2024-3-4	102222	bin_bingo 2025-1-10 10:43
[求助] IO需要的电源VDDPST，VSSPST之间需要加PCLAMP吗 ...2	djim2002 2023-6-15	124696	lgs4903483 2025-1-9 22:09
[求助] FILLER的提问 - [悬赏 2 信元资产]	A1eksib_ 2024-12-25	81163	A1eksib_ 2025-1-9 21:00
[求助] VCS门级仿真时找不到DC综合生成的clock gate单元	紫昂跑得很快 2025-1-8	6629	2596784844 2025-1-9 16:14
[求助] redhawk memory AVM Configuration File	fangwang85 2023-6-1	42216	小丑橘 2025-1-9 15:49
[原创] 数字后端的整理流程理解 ...2	wxsdkgjj 2024-2-1	183602	Outsider_yis 2025-1-9 15:33
[求助] 紧急求助，如何用Hspice测电路功耗延时积或者能耗延时积	zyx22 2013-5-28	34394	slkdd 2025-1-9 15:24
[求助] set_dont_touch问题	yl_070 2025-1-9	1727	yuenlee 2025-1-9 15:09
[其它] 祝大家新年快乐！！！	陈涛 2012-12-30	84786	qin1900 2025-1-9 14:18
[求助] ICC提取的寄生参数与StarRC有什么不同 ...2	zeaprx 2018-6-4	1611675	Bblyl 2025-1-9 14:01

1 ... 29 30 31 323334 35 36 37 ... 637 / 637 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 0|主题: 22262|排名: 80

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区 今日: 0|主题: 22262|排名: 80

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区今日: 0|主题: 22262|排名: 80