在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
收藏本版 (109)|订阅

IC验证讨论 今日: 0|主题: 6923|排名: 55 

[求助] dmac相关问题求助 梦醒依惜醉 2022-4-22 01616 梦醒依惜醉 2022-4-22 17:40
[求助] $stable编译报错求助 新人帖 @caiyunzhinan 2022-4-22 01742 @caiyunzhinan 2022-4-22 16:47
[求助] 设置了仿真时间,但dunp的波形打开没有信号,时间非常短,是为什么 新人帖  ...2 超超0508 2022-4-20 174643 超超0508 2022-4-22 14:34
[讨论] ISL 12028时钟芯片备份电池(Vbat)上电时间问题 denky 2012-2-6 13097 jyh822 2022-4-22 09:52
[原创] 【0.6Ω 四路SPST 模拟开关】XC1611完美兼容ADG1611 XBW18025319604 2022-4-21 11578 geo24 2022-4-21 18:12
VCS中是否有systemc的库 chibijia 2009-12-9 57689 安阳权志龙 2022-4-21 15:42
[求助] 关于SDC约束中的追加约束-add masure 2014-1-14 64011 浩然若枫 2022-4-21 09:45
[其它] MS8605替代AD8605;MS8606替代AD8606 XBW18025319604 2022-4-20 01814 XBW18025319604 2022-4-20 22:42
[求助] 求助,综合之后跑vcs仿真验证,Clock gating完全不能传Clk信号 食物 2022-4-19 02126 食物 2022-4-19 21:19
[求助] UVM 寄存器模型 后门访问的本质  ...2 许晴125 2022-4-12 104836 许晴125 2022-4-19 16:14
[求助] lvs验证问题一直没办法解决,求大佬们康康 lnverse 2022-4-18 31526 lnverse 2022-4-19 14:06
[资料] 汽车OBD诊断相关协议 lhy624689564 2022-4-19 01643 lhy624689564 2022-4-19 13:53
[求助] UVM求助:在sequence中使用vif lhy624689564 2022-4-16 73070 lhy624689564 2022-4-19 11:34
[解决] 求一个vcs混编SV Verilog VHDL的脚本 新人帖 a772816320a 2022-4-18 01566 a772816320a 2022-4-18 14:41
[求助] 有没有老哥用过vcsmx混合仿真vhdl+verilog啊,遇到了一点问题 小蒙同学 2019-10-30 95815 xiucaijunjun 2022-4-18 14:35
[求助] windows下怎么不打开GUI界面进行QuestaSIM仿真 qleenju 2022-4-15 22069 qleenju 2022-4-18 08:01
[求助] 求教:VCS仿真加速的方法!  ...2 leivawu 2012-6-23 1626862 luowentao 2022-4-17 20:06
[求助] 我做了一个折叠共源共栅运放,但是改变晶体管长L并不能增大运放增益 major948 2022-4-15 31794 fengtao123 2022-4-16 21:59
[转贴] 双全桥电机驱动 MS3142 XBW18025319604 2022-4-15 01535 XBW18025319604 2022-4-15 15:02
[求助] run_test在module中启动规范吗? - [悬赏 50 信元资产] a1872040489 2022-4-14 32042 a1872040489 2022-4-15 11:05
[讨论] 大家怎么接私活的?  ...2 Distent 2022-4-11 115443 Distent 2022-4-15 09:26
[求助] QuestaSIM仿真时如何用命令改变testbench中的parameter参数 qleenju 2022-4-7 11605 qleenju 2022-4-15 09:02
[求助] OTP model的vcs验证 melinda_li 2022-4-13 11847 A1985 2022-4-13 16:35
[求助] 如何测latchup 苏沐 2017-6-30 98991 hwynhh@163.com 2022-4-13 10:29
[讨论] 关于输出数据时,希望时钟沿可选的结构方案 桅杆 2022-4-12 01616 桅杆 2022-4-12 20:45
[解决] verilog与VHDL混合仿真的问题 becky9411 2022-4-11 32388 becky9411 2022-4-12 11:43
[求助] 请问UVM中如何通过后门方式写和读内部的ram 新嘴小王安子 2022-4-11 31776 新嘴小王安子 2022-4-12 11:41
[原创] 标志位或者状态寄存器的flag bit该如何验证呢 yueyuedong 2022-4-8 41932 eaglezhang01 2022-4-11 18:43
[资料] 高精度 模数转换器 MS5175 XBW18025319604 2022-4-11 01623 XBW18025319604 2022-4-11 17:23
[解决] MS8311替代AD8605 XBW18025319604 2022-4-11 11888 XBW18025319604 2022-4-11 17:18
[求助] 在sequence如何直接利用路径访问DUT的信号  ...2 barbossa 2022-4-7 135915 yjcruz 2022-4-9 21:35
[求助] 分配的项目搞不定要辞职么 Miracle~ 2022-4-6 61958 qsh123_123 2022-4-7 14:03
[求助] 有大佬遇到这种情况吗?写一个UART 追乐人66 2022-4-5 11840 易素心 2022-4-6 15:07
[求助] 利用寄存器模型访问寄存器阻塞住了 free2021 2022-4-2 21917 free2021 2022-4-6 11:21
[求助] DesignWare的i2c模型如何使用SMBus模式 navy11 2022-4-6 01975 navy11 2022-4-6 11:03
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-24 18:57 , Processed in 0.173567 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块